

18.11.2004

日本国特許庁  
JAPAN PATENT OFFICE

REC'D 13 JAN 2005	
WIPO	PCT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 2003年11月28日  
Date of Application:

出願番号 特願2003-399189  
Application Number:  
[ST. 10/C]: [JP 2003-399189]


出願人 株式会社アドバンテスト  
Applicant(s):

**PRIORITY  
DOCUMENT**  
SUBMITTED OR TRANSMITTED IN  
COMPLIANCE WITH RULE 17.1(a) OR (b)

2004年12月24日

特許庁長官  
Commissioner,  
Japan Patent Office

小川



BEST AVAILABLE COPY

出証番号 出証特2004-311755

【書類名】 特許願  
【整理番号】 11162  
【提出日】 平成15年11月28日  
【あて先】 特許庁長官 殿  
【国際特許分類】 H04L 27/22  
【発明者】  
    【住所又は居所】 東京都練馬区旭町 1 丁目 3 2 番 1 号 株式会社アドバンテスト  
                    内  
    【氏名】 新井 通明  
【特許出願人】  
    【識別番号】 390005175  
    【氏名又は名称】 株式会社アドバンテスト  
【代理人】  
    【識別番号】 100097490  
    【弁理士】  
    【氏名又は名称】 細田 益稔  
【手数料の表示】  
    【予納台帳番号】 082578  
    【納付金額】 21,000円  
【提出物件の目録】  
    【物件名】 特許請求の範囲 1  
    【物件名】 明細書 1  
    【物件名】 図面 1  
    【物件名】 要約書 1  
    【包括委任状番号】 0018593

**【書類名】 特許請求の範囲****【請求項 1】**

入力信号を検波して検波信号を出力するデジタル Q P 検波装置であって、  
入力されたデジタルデータを記録するレジスタと、  
前記レジスタに記録されたデジタルデータに第一係数を乗じて出力する第一乗算器と、  
前記レジスタに記録されたデジタルデータに第二係数を乗じて出力する第二乗算器と、  
前記入力信号と前記第一乗算器の出力とを加算する加算器と、  
前記入力信号のレベルと前記検波信号のレベルとを比較するレベル比較手段と、  
前記レベル比較手段による比較結果に基づき、前記レジスタに与える前記デジタルデータを前記加算器の出力または前記第二乗算器の出力とする第一スイッチと、  
を備え、  
前記第一スイッチの出力に基づき前記検波信号が生成される、  
デジタル Q P 検波装置。

**【請求項 2】**

請求項 1 に記載のデジタル Q P 検波装置であって、  
前記第一スイッチの出力に第三係数を乗じて前記検波信号を生成する第三乗算器、  
を備えたデジタル Q P 検波装置。

**【請求項 3】**

請求項 2 に記載のデジタル Q P 検波装置であって、  
前記第三係数は 1 から第一係数を減じた値である、  
デジタル Q P 検波装置。

**【請求項 4】**

請求項 1 ないし 3 のいずれか一項に記載のデジタル Q P 検波装置であって、  
前記第一スイッチは、  
( i ) 前記入力信号のレベルが前記検波信号のレベルより大きい場合は、前記レジスタに与える前記デジタルデータを前記加算器の出力とする、  
( i i ) 前記入力信号のレベルが前記検波信号のレベル未満であれば、前記レジスタに与える前記デジタルデータを前記第二乗算器の出力とする、  
デジタル Q P 検波装置。

**【請求項 5】**

請求項 1 ないし 4 のいずれか一項に記載のデジタル Q P 検波装置であって、  
前記第一スイッチの出力に基づく信号を記録し、所定の周期ごとに更新するラッチと、  
前記レベル比較手段による比較結果に基づき、前記所定の周期の逆数を、前記入力信号のデータレートまたは前記入力信号のデータレートよりも小さいレートとする第二スイッチと、  
を備えたデジタル Q P 検波装置。

**【請求項 6】**

請求項 5 に記載のデジタル Q P 検波装置であって、  
前記第二スイッチは、  
( i ) 前記入力信号のレベルが前記検波信号のレベルより大きい場合は、前記所定の周期の逆数を、前記入力信号のデータレートとする、  
( i i ) 前記入力信号のレベルが前記検波信号のレベル未満であれば、前記所定の周期の逆数を、前記入力信号のデータレートよりも小さいレートとする、  
デジタル Q P 検波装置。

**【請求項 7】**

請求項 1 ないし 6 のいずれか一項に記載のデジタル Q P 検波装置を備えたスペクトラムアナライザ。

**【請求項 8】**

測定対象信号を電力信号に変換する電力信号変換手段と、  
前記電力信号を検波して検波信号を出力する請求項 1 ないし 6 のいずれか一項に記載の

デジタル Q P 検波装置と、  
前記検波信号の極値を検出する極値検出手段と、  
を備えたスペクトラムアナライザ。

## 【書類名】明細書

【発明の名称】デジタル Q P 検波装置および該装置を備えたスペクトラムアナライザ

## 【技術分野】

【0001】

本発明は、検波器のデジタル化に関する。

## 【背景技術】

【0002】

従来より、スペクトラム・アナライザは、アナログ回路により構成された Q P 検波（準尖頭値検波）部を備えている。Q P 検波は、CISPER規格により決められた検波方式であり、EMC測定に使用される。

【0003】

Q P 検波部は、入力電圧  $V_i$  よりも出力電圧  $V_o$  が高い場合には充電回路となり、出力電圧  $V_o$  よりも入力電圧  $V_i$  が高い場合には放電回路となる。

【0004】

なお、Q P 検波を行なうためのものではないが、検波回路にアナログの回路素子（抵抗、キャパシタ）を備えているものが特許文献 1 に記載されている。

【0005】

【特許文献 1】特開平 5-136883 号公報

## 【発明の開示】

## 【発明が解決しようとする課題】

【0006】

しかしながら、スペクトラム・アナライザにおいては、中間周波数信号を処理する部分をデジタル化する動きが進んでいる。そこで、Q P 検波部もまたデジタル化したいが、どのようにしてデジタル回路素子で Q P 検波部を構成するかが問題である。

【0007】

そこで、本発明は、Q P 検波部のデジタル化を課題とする。

## 【課題を解決するための手段】

【0008】

請求項 1 に記載の発明は、入力信号を検波して検波信号を出力するデジタル Q P 検波装置であって、入力されたデジタルデータを記録するレジスタと、レジスタに記録されたデジタルデータに第一係数を乗じて出力する第一乗算器と、レジスタに記録されたデジタルデータに第二係数を乗じて出力する第二乗算器と、入力信号と第一乗算器の出力とを加算する加算器と、入力信号のレベルと検波信号のレベルとを比較するレベル比較手段と、レベル比較手段による比較結果に基づき、レジスタに与えるデジタルデータを加算器の出力または第二乗算器の出力とする第一スイッチとを備え、第一スイッチの出力に基づき検波信号が生成されるように構成される。

【0009】

上記のように構成された発明によれば、入力信号を検波して検波信号を出力するデジタル Q P 検波装置が提供される。

【0010】

レジスタは、入力されたデジタルデータを記録する。第一乗算器は、レジスタに記録されたデジタルデータに第一係数を乗じて出力する。第二乗算器は、レジスタに記録されたデジタルデータに第二係数を乗じて出力する。加算器は、入力信号と第一乗算器の出力とを加算する。レベル比較手段は、入力信号のレベルと検波信号のレベルとを比較する。第一スイッチは、レベル比較手段による比較結果に基づき、レジスタに与えるデジタルデータを加算器の出力または第二乗算器の出力とする。そして、第一スイッチの出力に基づき検波信号が生成される。

【0011】

請求項 2 に記載の発明は、請求項 1 に記載の発明であって、第一スイッチの出力に第三係数を乗じて検波信号を生成する第三乗算器を備えるように構成される。

## 【0012】

請求項3に記載の発明は、請求項2に記載の発明であって、第三係数は1から第一係数を減じた値であるように構成される。

## 【0013】

請求項4に記載の発明は、請求項1ないし3のいずれか一項に記載の発明であって、第一スイッチは、(i) 入力信号のレベルが検波信号のレベルより大きい場合は、レジスタに与えるデジタルデータを加算器の出力とする、(i.i) 入力信号のレベルが検波信号のレベル未満であれば、レジスタに与えるデジタルデータを第二乗算器の出力とする、ように構成される。

## 【0014】

請求項5に記載の発明は、請求項1ないし4のいずれか一項に記載の発明であって、第一スイッチの出力に基づく信号を記録し、所定の周期ごとに更新するラッチと、レベル比較手段による比較結果に基づき、所定の周期の逆数を、入力信号のデータレートまたは入力信号のデータレートよりも小さいレートとする第二スイッチとを備えるように構成される。

## 【0015】

請求項6に記載の発明は、請求項5に記載の発明であって、第二スイッチは、(i) 入力信号のレベルが検波信号のレベルより大きい場合は、所定の周期の逆数を、入力信号のデータレートとする、(i.i) 入力信号のレベルが検波信号のレベル未満であれば、所定の周期の逆数を、入力信号のデータレートよりも小さいレートとする、ように構成される。

## 【0016】

請求項7に記載の発明は、請求項1ないし6のいずれか一項に記載のデジタルQP検波装置を備えるように構成される。

## 【0017】

請求項8に記載の発明は、測定対象信号を電力信号に変換する電力信号変換手段と、電力信号を検波して検波信号を出力する請求項1ないし6のいずれか一項に記載のデジタルQP検波装置と、検波信号の極値を検出する極値検出手段とを備えるように構成される。

【発明を実施するための最良の形態】

## 【0018】

以下、本発明の実施形態を図面を参照しながら説明する。

## 【0019】

図1は、本発明の実施形態にかかるQP検波器20を備えたスペクトラム・アナライザ1の構成を示すブロック図である。スペクトラム・アナライザ1は、電力信号変換部10、QP検波器20、ピーク検出器(極値検出手段)30、表示器40を備える。

## 【0020】

電力信号変換部10は、測定対象信号を電力信号に変換して出力する。電力信号出力部10は、アッテネータ(減衰器)102、発振器104、ミキサ106、A/D変換器108、発振器110、90度位相変換器111、ミキサ112I、112Q、ローパスフィルタ114I、114Q、電力変換部116を有する。

## 【0021】

アッテネータ(減衰器)102は、測定対象信号のレベルを減衰させる。発振器104は、所定のローカル周波数の信号を出力する。ミキサ106は、アッテネータ(減衰器)102が出力した信号を、発振器104が出力したローカル周波数の信号と混合して、IF(中間周波数)信号を出力する。A/D変換器108は、アナログ信号であるIF信号を、デジタル信号に変換する。発振器110は、所定の直交変換周波数の信号を出力する。90度位相変換器111は、発振器110の出力した直交変換周波数の信号の位相を90度移動させて出力する。ミキサ112Iは、A/D変換器108の出力と、発振器110の出力した直交変換周波数の信号とを混合して出力する。ミキサ112Qは、A/D変換器108の出力と、90度位相変換器111の出力した信号とを混合して出力する。ミ

キサ112 Iおよび112 Qにより直交変換がなされる。ミキサ112 Iの出力はローパスフィルタ114 Iにより高周波成分がカットされ、ミキサ112 Qの出力はローパスフィルタ114 Qにより高周波成分がカットされ、電力変換部116に与えられる。電力変換部116は、ローパスフィルタ114 IからI信号を、ローパスフィルタ114 QからQ信号を受け、 $I \text{ 信号}^2 + Q \text{ 信号}^2$ を演算して、測定対象信号の電力を求める。電力変換部116は、求めた電力を電力信号Viとして出力する。

#### 【0022】

QP検波器20は、電力信号変換部10の出力する電力信号Viを検波して検波信号Voを出力する。図2は、QP検波器20の構成を示すブロック図である。QP検波器20は、比較器（レベル比較手段）202、第一スイッチ204、第二スイッチ206、加算器208、レジスタ210、第一乗算器212、第二乗算器214、第三乗算器216、分周器218、ラッチ220を備える。

#### 【0023】

比較器（レベル比較手段）202は、電力信号Viのレベル（電圧）と検波信号Voのレベル（電圧）とを比較する。比較結果は、第一スイッチ204および第二スイッチ206に伝達される。

#### 【0024】

電力信号Viの波形および検波信号Voの波形を図3に示す。電力信号Viの波形は、のこぎり波形であるとする。すなわち、時間t0において、レベルがV1からV2まで瞬間的に上がる。その後、時間t2まで直線的にV1まで減少する。その後は、レベルV1を保つ。

#### 【0025】

このとき、検波信号Voの波形は、時間t0からt1（ただし、 $t1 < t2$ ）までは、検波信号Voのレベル（電圧）は直線的に大きくなっていき、レベルはV3に達する。時間t1を過ぎると、検波信号Voのレベル（電圧）は一定値を一定時間（ $N/f_s$ 、ただし $f_s$ ：入力データレート[Hz]）保ってから低減し、さらに一定時間だけ一定値を保つという動きを繰り返す。そして、レベルV1に近づいていく。

#### 【0026】

図3に示すような波形の場合、時間t0からt1までは、電力信号Viが検波信号Voよりも大きい。時間t1以後は、電力信号Viが検波信号Vo未満である。

#### 【0027】

第一スイッチ204は、端子204a、204b、204cを有する。端子204aは、加算器208の出力側に接続される。端子204bは、第二乗算器214の出力側に接続される。端子204cは、レジスタ210の入力側および第三乗算器216の入力側に接続される。第一スイッチ204は、電力信号Viが検波信号Voよりも大きい場合は、端子204aと端子204cとを接続する。これにより、レジスタ210に与えられるデジタルデータは、加算器208の出力となる。電力信号Viが検波信号Vo未満である場合は、端子204bと端子204cとを接続する。これにより、レジスタ210に与えられるデジタルデータは、第二乗算器214の出力となる。

#### 【0028】

第二スイッチ206は、端子206a、206b、206cを有する。端子206aは、入力データレート（電力信号Viのサンプリング周波数）の信号を出力する端子である。端子206bは、分周器218に接続される。端子206cは、ラッチ220に接続される。第二スイッチ206は、電力信号Viが検波信号Voよりも大きい場合は、端子206aと端子206cとを接続する。これにより、ラッチ220に与えられるクロック周波数は、入力データレートとなる。電力信号Viが検波信号Vo未満である場合は、端子206bと端子206cとを接続する。これにより、ラッチ220に与えられるクロック周波数は、 $[\text{入力データレート}] / N$ となる。ただし、Nは2以上の整数である。例えば、 $N=100$ である。

#### 【0029】

加算器208は、電力信号Viと第一乗算器212の出力とを加算して出力する。

## 【0030】

レジスタ210は、入力されたデジタルデータを記録する。

## 【0031】

第一乗算器212は、レジスタ210に記録されたデジタルデータを読み出して、第一係数(gain1)を乗じて出力する。

## 【0032】

第二乗算器214は、レジスタ210に記録されたデジタルデータを読み出して、第二係数(gain2)を乗じて出力する。

## 【0033】

第三乗算器216は、第一スイッチ204の端子204cから出力された信号に、第三係数を乗じて出力する。なお、第三係数は、 $1 - \text{gain1}$ である。第三乗算器216の出力はラッチ220に記録され、さらにラッチ220から出力されて、検波信号Voとなる。

## 【0034】

分周器218は、入力データレートの信号を、周波数を $1/N$ (Nは例えば、100)にして端子206bに出力する。

## 【0035】

ラッチ220は、第一スイッチ204の端子204cから出力された信号を、第三乗算器216を介して受けて記録する。そして、与えられたクロック周波数の逆数である所定の周期ごとに、記録した信号を更新する。記録された信号は出力され、検波信号Voとなる。

## 【0036】

ピーク検出器30は、QP検波器20の出力した検波信号のピーク(極大値)を検出する。

## 【0037】

表示器40は、ピーク検出器30により検出されたピークをグラフなどにして表示する。

## 【0038】

次に、本発明の実施形態の動作を説明する。

## 【0039】

まず、測定対象信号が電力信号変換部10に与えられる。測定対象信号はアッテネータ102によりレベルが減衰された後、ミキサ106により、発振器104が出力したローカル周波数の信号と混合されて、IF信号となる。IF信号は、A/D変換器108によりデジタル信号に変換される。さらに、A/D変換器108の出力は、ミキサ112Iにより直交変換周波数の信号と混合され、ローパスフィルタ114Iにより高周波成分がカットされ、I信号となる。また、A/D変換器108の出力は、ミキサ112Qにより90度位相変換器111の出力する信号と混合され、ローパスフィルタ114Qにより高周波成分がカットされ、Q信号となる。電力変換部116により、 $I \text{ 信号}^2 + Q \text{ 信号}^2$ が演算されて、測定対象信号の電力が求められる。電力変換部116は、求めた電力を電力信号Viとして出力する。ここで、電力信号Viが図3に示すような、のこぎり波形であるとする。

## 【0040】

QP検波器20は、電力信号変換部10の出力する電力信号Viを検波して検波信号Voを出力する。

## 【0041】

まず、時間t0からt1までのQP検波器20の動作を説明する。図4は、時間t0からt1までのQP検波器20の動作を説明するための、QP検波器20の構成を部分的に示した図である。図5は、電力信号Viおよび検波信号Voの波形を示す図であり、時間t0からt1までの波形を実線で示している。

## 【0042】

比較器202は、電力信号Viのレベル(電圧)と検波信号Voのレベル(電圧)とを比較



する。図5を参照して、時間 $t_0$ において、電力信号 $V_i$ はレベル（電圧） $V_2$ であり、検波信号 $V_o$ はレベル（電圧） $V_1$ である。よって、時間 $t_0$ において、[電力信号 $V_i$ ] > [検波信号 $V_o$ ]である。この比較結果は、第一スイッチ204および第二スイッチ206に送られる。

#### 【0043】

第一スイッチ204は、端子204aと端子204cとを接続する。すると、図4を参照して、レジスタ210に入力されたデジタルデータは、第一乗算器212により読み出され、第一係数（gain1）が乗じられる。第一乗算器212の出力は、加算器208により、電力信号 $V_i$ と加算される。そして、加算器208の出力はレジスタ210に与えられる。また、レジスタ210に与えられるデジタルデータは、第三乗算器216により第三係数（1-gain1）が乗じられ、ラッチ220に記録される。

#### 【0044】

第二スイッチ206は、端子206aと端子206cとを接続する。よって、ラッチ220に与えられるクロック周波数は、入力データレートとなる。ラッチ220に記録されたデジタルデータは検波信号 $V_o$ として出力される。

#### 【0045】

図5を参照して、ラッチ220に記録されるデータは、レジスタ210、第一乗算器212および加算器208により構成される一種のポジティブフィードバック回路（図4参照）の出力にあたるため、直線的にレベルが増大していく。すなわち、充電回路としての動作が行なわれる。一方、電力信号 $V_i$ の波形はのこぎり波形なので、直線的にレベルが減少していく。そして、時間が $t_1$ になるまでは、[電力信号 $V_i$ ] > [検波信号 $V_o$ ]であるため、上記のような動作が継続する。

#### 【0046】

次に、時間 $t_1$ 以後のQP検波器20の動作を説明する。図6は、時間 $t_1$ 以後のQP検波器20の動作を説明するための、QP検波器20の構成を部分的に示した図である。図7は、電力信号 $V_i$ および検波信号 $V_o$ の波形を示す図であり、時間 $t_1$ 以後の波形を実線で示している。

#### 【0047】

比較器202は、電力信号 $V_i$ のレベル（電圧）と検波信号 $V_o$ のレベル（電圧）とを比較する。図7を参照して、時間 $t_1$ において、電力信号 $V_i$ はレベル（電圧） $V_3$ であり、検波信号 $V_o$ はレベル（電圧） $V_3$ である。よって、時間 $t_1$ を少しでも超えた時点において、[電力信号 $V_i$ ] < [検波信号 $V_o$ ]である。この比較結果は、第一スイッチ204および第二スイッチ206に送られる。

#### 【0048】

第一スイッチ204は、端子204bと端子204cとを接続する。すると、図6を参照して、レジスタ210に入力されたデジタルデータは、第二乗算器214により読み出され、第二係数（gain2）が乗じられる。第二乗算器214の出力は、レジスタ210に与えられる。また、レジスタ210に与えられるデジタルデータは、第三乗算器216により第三係数（1-gain1）が乗じられ、ラッチ220に記録される。

#### 【0049】

第二スイッチ206は、端子206bと端子206cとを接続する。よって、ラッチ220に与えられるクロック周波数は、[入力データレート]/Nとなる。ラッチ220に記録されたデジタルデータは検波信号 $V_o$ として出力される。

#### 【0050】

図7を参照して、ラッチ220に記録されるデータは、レジスタ210および第二乗算器214により構成される一種の放電回路の出力にあたるため（図6参照）、レベルが減少していく。ただし、ラッチ220に記録されるデータは、時間 $N/[入力データレート]$ ごとに更新されるので、一定値を一定時間（ $N/f_s$ 、ただし $f_s$ ：入力データレート[Hz]）保ってから低減し、さらに一定時間だけ一定値を保つという動きを繰り返す。そして、レベル $V_1$ に近づいていく。一方、電力信号 $V_i$ の波形はのこぎり波形なので、直線的にレ

ベルが減少していく。よって、時間が  $t_1$  以後は、[電力信号  $V_i$ ] < [検波信号  $V_o$ ] であるため、上記のような動作が継続する。

【0051】

なお、ラッチ 220 に与えるクロック周波数を、[入力データレート] /  $N$  として、入力データレートよりも小さくしているのは、入力データレートを変化させた場合の、第二乗算器 214 における第二係数 (gain2) の変化量を大きくすることにより、第二乗算器 214 の扱うビット数を小さくするためである。

【0052】

まず、 $f_s$  : 入力データレート [Hz]、 $\tau_1$  : 充電時定数 [sec]、 $\tau_2$  : 放電時定数 [sec] とする。すると、第一係数 (gain1) および第二係数 (gain2) は、以下の式のように表現できる。

【0053】

$$\text{gain1} = \text{Exp}(-1 / (f_s \times \tau_1))$$

$$\text{gain2} = \text{Exp}(-1 / (f_s \times \tau_2))$$

すると、第一係数 (gain1) および第二係数 (gain2) は下記の表 1 のようになる。

【0054】

【表 1】

$f_s$ [Hz]	$\tau_1$ [msec]	gain1	$\tau_2$ [msec]	gain2
4k	45	0.99445	500	0.999500125
180k	1	0.99445	160	0.999965278
2.4M	1	0.999583	550	0.999999242

表 1 から明らかなように、第二係数 (gain2) は、データレート  $f_s$  が 2.4MHz のとき、小数点以下第 6 位までは 9 が続く。よって、データレート  $f_s$  を 2.4MHz にしたとき、第二乗算器 214 は少なくとも小数点以下第 7 位まで (余裕を見れば、小数点以下第 5 位まで) 扱うことができる必要がある。これでは、第二乗算器 214 の扱うビット数が大きい。

【0055】

そこで、放電時のデータレートを小さくする。例えば、[放電時のデータレート] = [入力データレート] / 100 とする。すると、第二係数 (gain2) は下記の表 2 のようになる。

【0056】

【表 2】

$f_s$ [Hz]	$f_s / 100$ [Hz]	$\tau_2$ [msec]	gain2
4k	40	500	0.95122
180k	1.8k	160	0.99653
2.4M	24k	550	0.999924

表 2 から明らかなように、第二係数 (gain2) は、データレート  $f_s$  を 2.4MHz から 24kHz に変更すると、小数点以下第 4 位までは同じ 9 であるが、小数点以下第 5 位からは値が異なる。よって、データレート  $f_s$  を 2.4MHz から 24kHz に変更したことに対応して、第二係数 (gain2) は、第二乗算器 214 が小数点以下第 5 ~ 6 位までを扱うことができればよい。よって、第二乗算器 214 の扱うビット数を小さくできる。

【0057】

Q P 検波器 20 の出力した検波信号  $V_o$  のピーク (極大値) が、ピーク検出器 30 により

検出される。そして、表示器40は、ピーク検出器30により検出されたピークをグラフなどにして表示する。

**【0058】**

本発明の実施形態によれば、電力信号Viのレベルと検波信号Voのレベルとが比較器202により比較される。この比較の結果、電力信号Viのレベルが検波信号Voのレベルより大きい場合には、第一スイッチ204は端子204aと端子204cとを接続する。これにより、レジスタ210、第一乗算器212および加算器208により一種のポジティブフィードバック回路が構成される。よって、充電回路としての動作が行なわれる。また、電力信号Viのレベルが検波信号Voのレベル未満であれば、第一スイッチ204は、端子204bと端子204cとを接続する。これにより、レジスタ210および第二乗算器214により一種の放電回路が構成される。よって、放電回路としての動作が行なわれる。

**【0059】**

このように、電力信号Viのレベルと検波信号Voのレベルとの大小関係に基づき、充電回路としての機能（[電力信号Viのレベル]>[検波信号Voのレベル]）と、放電回路としての機能（[電力信号Viのレベル]<[検波信号Voのレベル]）とを果たすため、QP検波を行なうことができる。しかも、比較器202、加算器208、レジスタ210、第一乗算器212および第二乗算器214などはデジタル回路素子であるため、QP検波部のデジタル化を図ることができる。

**【0060】**

さらに、本発明の実施形態によれば、電力信号Viのレベルと検波信号Voのレベルとが比較器202により比較される。この比較の結果、電力信号Viのレベルが検波信号Voのレベルより大きい場合には、第二スイッチ206は端子206aと端子206cとを接続する。これにより、ラッチ220に与えられるクロック周波数は、入力データレートfsとなる。電力信号Viのレベルが検波信号Voのレベル未満の場合には、第二スイッチ206は端子206bと端子206cとを接続する。これにより、ラッチ220に与えられるクロック周波数は、[入力データレートfs]/Nとなる（例えば、N=100）。よって、QP検波器20が放電回路としての機能を果たす時における、ラッチ220に与えられるクロック周波数は、入力データレートfsよりも小さくなる。

**【0061】**

これにより、入力データレートfsを変化させた場合の、第二乗算器214における第二係数（gain2）の変化量を大きくすることができる。よって、第二乗算器214の扱うビット数を小さくすることができる。

**【図面の簡単な説明】****【0062】**

【図1】本発明の実施形態にかかるQP検波器20を備えたスペクトラム・アナライザ1の構成を示すブロック図である。

**【0063】**

【図2】QP検波器20の構成を示すブロック図である。

**【0064】**

【図3】電力信号Viの波形および検波信号Voの波形を示す図である。

**【0065】**

【図4】時間t0からt1までのQP検波器20の動作を説明するための、QP検波器20の構成を部分的に示した図である。

**【0066】**

【図5】時間t0からt1までのQP検波器20の動作を説明するための、電力信号Viおよび検波信号Voの波形を示す図である。

**【0067】**

【図6】時間t1以後のQP検波器20の動作を説明するための、QP検波器20の構成を部分的に示した図である。

**【0068】**


【図 7】 時間  $t_1$  以後の Q P 検波器 20 の動作を説明するための、電力信号  $V_i$  および  
検波信号  $V_o$  の波形を示す図である。

【符号の説明】


【0069】

- 1    スペクトラム・アナライザ
- 10   電力信号変換部
- 20   Q P 検波器
- 202   比較器（レベル比較手段）
- 204   第一スイッチ
- 206   第二スイッチ
- 208   加算器
- 210   レジスタ
- 212   第一乗算器
- 214   第二乗算器
- 216   第三乗算器
- 218   分周器
- 220   ラッチ
- 30   ピーク検出器（極値検出手段）
- 40   表示器


【書類名】 図面  
【図1】




【圖 2】



【図 3】




【図 4】







【図 5】



【図 6】



【図 7】



【書類名】 要約書

【要約】

【課題】 QP検波部をデジタル化する。

【解決手段】 入力信号である電力信号 $V_i$ を検波して検波信号 $V_o$ を出力するデジタルQP検波器20であって、入力されたデジタルデータを記録するレジスタ210と、レジスタ210に記録されたデジタルデータに第一係数を乗じて出力する第一乗算器212と、レジスタ210に記録されたデジタルデータに第二係数を乗じて出力する第二乗算器214と、電力信号 $V_i$ と第一乗算器212の出力とを加算する加算器208と、電力信号 $V_i$ のレベルと検波信号 $V_o$ のレベルとを比較する比較器202と、比較器202による比較結果に基づき、レジスタ210に与えるデジタルデータを加算器208の出力( $V_i > V_o$ )または第二乗算器214の出力( $V_i < V_o$ )とする第一スイッチ204とを備え、第一スイッチ204の出力が第三乗算器216およびラッチ220を介して、検波信号 $V_o$ として出力される。

【選択図】 図2

特願 2 0 0 3 - 3 9 9 1 8 9

出 願 人 履 歴 情 報

識別番号

[ 3 9 0 0 0 5 1 7 5 ]

1. 変更年月日

1 9 9 0 年 1 0 月 1 5 日

[変更理由]

新規登録

住 所

東京都練馬区旭町 1 丁目 3 2 番 1 号

氏 名

株式会社アドバンテスト

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record.**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:



☒ **BLACK BORDERS**

☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**

☐ **FADED TEXT OR DRAWING**

☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**

☐ **SKEWED/SLANTED IMAGES**

☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**

☐ **GRAY SCALE DOCUMENTS**



☒ **LINES OR MARKS ON ORIGINAL DOCUMENT**



☒ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**

☐ **OTHER:** \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**